а√天堂bt中文在线,精品久久久久久无码中文字幕,99精品国产综合久久久久五月天,大陆老熟女嗷嗷叫AV在线

廣東可易亞半導(dǎo)體科技有限公司

國家高新企業(yè)

cn en

應(yīng)用領(lǐng)域

ESD防護(hù)設(shè)計-常見ESD保護(hù)電路圖-KIA MOS管

信息來源:本站 日期:2023-05-30 

分享到:

ESD防護(hù)設(shè)計-常見ESD保護(hù)電路圖-KIA MOS管


ESD防護(hù)設(shè)計

ESD防護(hù)設(shè)計的目的是,當(dāng)集成電路任意兩個輸入/輸出引腳之間發(fā)生ESD事件時,集成電路內(nèi)部的ESD防護(hù)系統(tǒng)能及時開啟來泄放掉大量的瞬時電流/電壓,使內(nèi)部電路免遭破壞。此外,在集成電路正常工作時,即未發(fā)生ESD事件時,ESD系統(tǒng)引入的寄生參數(shù)不會影響電路的正常工作。


具體要求為:

1、當(dāng)ESD 沖擊出現(xiàn)時,ESD保護(hù)器件能夠快速開啟,高效泄放沖擊大電流,鉗位到安全電壓。

2、在ESD 沖擊下具有一定程度的魯棒性,確保ESD保護(hù)電路自身能夠承受外“部沖擊。

3、當(dāng)IC處于正常工作狀態(tài)時,ESD保護(hù)器件處于關(guān)閉狀態(tài),不影響電路正常功能。

4、ESD保護(hù)電路一般在IO pad的周圍,需保證較小的IO延遲.

5、占用較小的芯片面積,提供較高的ESD保護(hù)能力。

6、保持較高抗門鎖能力。

7、盡量在不增加額外步驟或掩膜的情況下制造ESD保護(hù)電路。


ESD防護(hù)電路設(shè)計

ESD保護(hù)電路中器件的使用

在集成電路設(shè)計中加入ESD保護(hù)電路,當(dāng)ESD來的時候,ESD保護(hù)電路發(fā)揮保護(hù)效果,避免集成電路內(nèi)的元件被ESD損傷。


當(dāng)ESD電壓出現(xiàn)在芯片PIN腳上時,位于該P(yáng)IN腳附近的ESD保護(hù)電路必須及早地導(dǎo)通來泄放ESD電流。因此,ESD保護(hù)電路所使用的元件必須要具有較高的擊穿電壓或較快的導(dǎo)通速度,同時也需要注意在芯片正常工作時ESD保護(hù)電路不能影響芯片功能。


電阻(Diffusion or poly resistor)、二極管(P-N junction)、金屬-氧化物-半導(dǎo)體晶體管(NMOS or PMOS)、厚氧化層元件(Field-oxide device)、寄生的雙極型晶體管(BJT)、寄生的可控硅元件(SCR device)、這類器件可以組合使用可單獨(dú)使用。


ESD防護(hù)電路

基于可能發(fā)生的ESD事件分析,ESD可能會發(fā)生在I/O、PIN與電源和地之間,也會發(fā)生在不同的I/O PIN之間,也可能出現(xiàn)在電源和地之間,因此對于ESD保護(hù)電路的設(shè)計需要考慮所有可能發(fā)生ESD的情形。

ESD防護(hù) ESD保護(hù)

ESD防護(hù)電路


常見的ESD保護(hù)電路設(shè)計

目前現(xiàn)有的ESD保護(hù)電路及其功能模塊的設(shè)計。

ESD防護(hù) ESD保護(hù)

ESD防護(hù)電路的功能模塊和保護(hù)模塊


在全芯片的ESD結(jié)構(gòu)設(shè)計時,需注意以下原則:

(1)外圍VDD、VSS走線盡可能寬,減小走線上的電阻;


(2)設(shè)計一種 VDD-VSS之間的電壓箝位結(jié)構(gòu),且在發(fā)生ESD時能提供VDD-VSS直接低阻抗電流泄放通道。對于面積較大的電路,在芯片的四周各放置一個這樣的結(jié)構(gòu),若有可能,在芯片外圍放置多個VDD、VSS的PAD,也可以增強(qiáng)整體電路的抗ESD能力;


(3)外圍保護(hù)結(jié)構(gòu)的電源及地的走線盡量與內(nèi)部走線分開,外圍ESD保護(hù)結(jié)構(gòu)盡量做到均勻設(shè)計,避免版圖設(shè)計上出現(xiàn)ESD薄弱環(huán)節(jié);


(4)ESD保護(hù)結(jié)構(gòu)的設(shè)計要在電路的ESD性能、芯片面積、保護(hù)結(jié)構(gòu)對電路特性的影響如輸入信號完整性、電路速度、輸出驅(qū)動能力等進(jìn)行平衡考慮設(shè)計,還需要考慮工藝的容差,使電路設(shè)計達(dá)到化;


(5)在實際設(shè)計的一些電路中,有時沒有直接的VDD-VSS電壓箝位保護(hù)結(jié)構(gòu),此時,VDD-VSS之間的電壓箝位及ESD電流泄放主要利用全芯片整個電路的阱與襯底的接觸空間。所以在外圍電路要盡可能多地增加阱與襯底的接觸,且N+P+的間距一致。若有空間,則在VDD、VSS的PAD旁邊及四周增加VDD-VSS電壓箝位保護(hù)結(jié)構(gòu),這樣不僅增強(qiáng)了VDD-VSS模式下的抗ESD能力,也增強(qiáng)了I/O-I/O模式下的抗ESD能力。



聯(lián)系方式:鄒先生

聯(lián)系電話:0755-83888366-8022

手機(jī):18123972950

QQ:2880195519

聯(lián)系地址:深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109


請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責(zé)聲明:本網(wǎng)站部分文章或圖片來源其它出處,如有侵權(quán),請聯(lián)系刪除。